PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-012118

(43) Date of publication of application: 22.01.1993

(51)Int.CI.

G06F 12/08

(21)Application number: 03-164862

(71)Applicant: NEC CORP


(22) Date of filing:

05.07.1991

(72)Inventor: NAKAYAMA TAKASHI

(54) CACHE MEMORY DEVICE WITH ADDRESS ADDER (57)Abstract:

PURPOSE: To start an access to a memory from the part where the output of an address adder is defined and to shorten read-out time by arranging the row address of the memory at a low-order digit than the column address the memory. CONSTITUTION: The address input signal of a tag RAM 13 is divided into a 4-bit row address signal 25 and a 4-bit column address signal 26. For calculating the address, two input binary numbers are added by an adder 11, the low-order digit output of the adder 11 is stored in a data memory 12 as the address, and in which address of the data memory 12 the data were stored is stored in the tag memory 13. A comparator 14 compares the high-order digit output of the adder 11 with the output of the tag memory 13, inputs the loworder digit part of the low-order digit of the output of the adder 11 to the row address of the tag memory 13 and inputs the high-order digit part of



the low-order digit of the output of the adder 11 to the column address of the tag memory 13. Thus, the memory capable of eliminating the wastful time in delay time can be obtained.

LEGAL STATUS

[Date of request for examination]

14.11.1997

[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3289284

[Date of registration]

22.03.2002

[Number of appeal against examiner's

decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-12118

(43)公開日 平成5年(1993)1月22日

(51) Int.Cl.5

庁内整理番号 識別記号

FΙ

技術表示箇所

G06F 12/08

3 1 0 Z 7232-5B

審査請求 未請求 請求項の数1(全 9 頁)

(21)出願番号

(22)出願日

特願平3-164862

平成3年(1991)7月5日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 中山 貴司

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋

(54) 【発明の名称】 アドレス加算器付きキヤツシユメモリ装置

(57) 【要約】

【樽成】アドレス計算のために加算器11により2つの 入力2進数を加算し、この加算器11の下位桁出力をア ドレスとしてデータ用メモリ12にデータを格納し、こ のデータ用メモリ12がどのアドレスのものかをタグ用 メモリ13に記憶する。比較器14は加算器11の上位 桁出力とタグ用メモリ13の出力を比較し、加算器11 の出力の下位桁の下位桁部分をタグ用メモリ13の行ア **、ドレスに入力し、加算器11の出力の下位桁の上位桁部** 分をタグ用メモリ13の列アドレスに入力する。

【効果】タグ用メモリ13の行アドレスによるアクセス 時間が列アドレスによるアクセス時間より短いので、こ れに加算器11の演算時間を合わせて、遅延時間に無駄 のないメモリを得る。



1

【特許請求の範囲】

【請求項1】 アドレス計算に2つの入力2進数を加算 する加算器と、この加算器の下位桁出力をアドレスとし てデータを格納するデータ用メモリと、このデータ用メ モリがどのアドレスのものかを記憶するタグ用メモリ と、前記加算器の上位桁出力と前記タグ用メモリの出力 を比較する比較器とを備え、前記加算器の出力の下位桁 の下位桁部分を前記タグ用メモリの行アドレスに入力 し、前記加算器出力の下位桁の上位桁部分を前記タグ用 メモリの列アドレスに入力することを特徴とするアドレ 10 、ス加算器付きキャッシュメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、計算機の記憶装置に使 われ半導体メモリを用いたアドレス加算器つきキャッシ ュメモリ装置に関する。

[0002]

【従来の技術】マイクロプロセッサでは、メモリをアク セスするときに、次のようなベース・アドレッシング・ モードでアクセスするのが一般的である。

[0003]

命令 load disp[r0], r2 動作 memory (r0+disp)→r2 この例では、レジスタr0の内容とディスプレースメン ト値(disp)の和をアドレスとしてメモリを参照 し、そのメモリの内容をレジスタ r 2 に加算する。その 他のアドレッシング・モードでもアドレス演算に加算を 伴うものが多い。実際のプログラムでは、アドレス計算 に加算を行なう場合がほとんどである。

【0004】また、最近のRISC型プロセッサでは、 プロセッサの処理が高速化し、主記憶の速度がそれに追 い付かないため、小容量だが高速なキャッシュメモリを 付加するのが一般的である。そのため、アドレス計算を 行なってキャッシュメモリを読み出すまでの時間が、プ ロセッサの速度を決定す主な原因となっている。そのた め、プロセッサの演算速度を向上させるには、加算処理 とキャッシュメモリへのアクセスを髙速化することが求 められている。

【0005】図5は従来例のアドレス加算器付きキャッ シュメモリ装置のブロック図を示す。この例では、アド レスS=A+Bに位置するメモリをアクセスでき、キャ ッシュメモリとしては、最も高速でかつ回路が単純なダ イレクト・マップ方式を用いている。20ビットの入力 信号(A) 20および20ビットの入力信号(B) 21 は、20ピットの桁上げ伝播加算器11により加算され て20ピットの出力信号(S)22を得る。この出力信 号22をアドレスとして32ビット×2ºº 語のメモリ (RAM) 12に入力し、また32ビットの入力データ 信号23および32ピットの出力データ信号24と接続

信号(S) 22の下位桁8ビット(ビット9~2)信号 31をメモリのアドレス入力とし、11ビットの入力デ ータ信号28および11ビットの出力データ信号29と 接続される。

【0006】信号26は信号S(22)の上位桁10ビ ット (ピット19~10) に1ピットの「1」を付加し た11ピット信号で、出力データ信号29とコンパレー タ14で比較され一致を示すヒット出力信号30を出力 する。

【0007】データ用メモリ12に格納されるデータ は、4 語毎のプロックで管理され、各プロック毎にタグ が付加されて、タグ用メモリ13に格納されている。こ のタグは、各プロックがアドレス空間のどこに位置する かのタグ情報(アドレスの上位桁)と、各プロックに有 効なデータが格納されているかを示すフラグ(バリッド フラグ) から構成される。 コンパレータ14によって、 アドレスの上位桁26とタグ用メモリ13のタグ情報と が一致し、かつ、パリッドフラグが有効であることが検 出されると、データ用メモリ12の内容が有効となる。 この状態をキャッシュが「ヒット」したと呼び、逆の状 態を「ミス」したと呼ぶ。キャッシュがヒットすればブ ロセッサは処理を続行し、ミスした場合は対応するプロ ックのデータを改めて主記憶からデータ用メモリ12に 読込み、対応するタグ情報をタグ用メモリ13に書込 t.

【0008】入力A(20)と入力B(21)の値が与 . えられると加算器11で加算(S=A+B)が行われ、 時間Ta後にアドレス22が確定する。アドレス22が 確定してからアクセス時間Tr後に出力データ29が確 30 定する。このデータ29の確定した時間Tc後にヒット 信号30が確定する。

【0009】入力A(20)と入力B(21)の値が与 えられてから、ヒット信号(30)が確定するまでの時 間Toが、このアドレス加算器付きキャッシュメモリの 性能を示す。

 $To = Ta + Tr + Tc \cdots (1)$

227, Ta=50ns, Tr=30ns, Tc=10ns, ならばTo=90nsとなる。

【0010】(1)式は、一見正しいように見えるが、 加算器11とメモリ13の詳細な構成を考慮すると異な ることがわかる。

【0011】図6は加算器11の詳細な構造を示すプロ ック図である。加算器11は20桁のリップル桁上げ方 式の桁上げ伝播加算器で、20個の全加算器40~59 から構成される。これら全加算器は、入力A, B, Ci nの1の数をかぞえて2桁の2進数(Cout, S)を 出力する。全加算器の出力Coutは上の桁の全加算器 の入力Cinに接続されている。そのため、入力A(2 0), B (21) が与えられてから、加算結果S (2 される。 $1\,1$ ビット $imes\,2^8$ 語のメモリ($R\,A\,M$) $1\,3$ は $\,\,50\,$ の第 $\,k\,$ ビットが確定する時間 $\,T\,a\,$ ($\,k\,$)は、全加算

器の遅延時間をTfとすると、

 $Ta(k) = (k+1) \times Tf \cdots (2)$

で与えられる。つまり、LSB (Least Sign ificant Bit)付近の結果は早く得られる が、MSB (Most SignificantBi t) 付近の結果が確定するのは時間がかかる。

【0012】同様の考察をメモリに対して行なってみ る。図7はスタティック・ランダムアクセス・メモリ (SRAM) の一般的な構造を示すプロック図である。 Nピット (N=8) のアドレス入力信号 3 1 は、nピッ 10ト (m=4) の行アドレス信号25とmビット (n= 4) の列アドレス信号とに分けられ、行デコーダ71が n=4 ピットのアドレス入力信号 2 5 をデコードして 2 □ 本のワードライン信号72を生成する。2x 本あるメ モリセル73はそれぞれ1ピットの情報を記憶し、2本 1組で2 組あるビットライン74の1組はメモリセル 73にデータを読み書きする真偽1組の信号となる。ビ ットライン74のマルチプレクサ75は20チャネルの MOSトランジスタで構成され、パッファ76は1ビッ ト分の入力データ28をマルチプレクサ75に伝える。 読出し用センスアンプ77はマルチプレクサ75の出力 を差動入力で増幅し、列デコーダ78はmビットの入力*

 $Tr(R) = Trd + Tce + Tse + Tap \cdots (3)$

Tr(C) = Tcd + Tse + Tap

ここで、Trdを行デコーダ71の遅延時間、Tcdを 列デコーダ78の遅延時間、Tceをメモリセル73の アクセス時間、Tseをセレクタ75の遅延時間、Ta pをセンスアンプ??の遅延時間とする。またTrdは Tcdとほぼ等しいので、Tr(R)はTr(C)より も、約Tce分だけ時間がかかることになる。

【0016】ここで具体例として、アドレス8ピットの 加算器付きメモリを考える。N=8, n=4, m=4で あり、行アドレス25がアドレス31の上位4ピット、 列アドレス26がアドレス31の下位4ピットであるも ,のとする。

[0017] 図8はこの場合の各部の遅延時間の特性図 を示す。横軸はアドレスのビット番号、縦軸は時刻であ る。各部の遅延時間は、次のとおりとする。

T f = 2. 5 n s, T r d = 7. 5 n s, T c d = 7. 5 n s, T c e = 1 2. 5 n s, T s e = 3. 0 n s, ... (5) Tap=7.0ns

図5の例ではメモリ13のアドレスとして用いられるの は、加算器22の下位桁のみであり、上位桁加算を待た ずに済む。(1)式は次の(6)式で置き換えられる。

 $To = Ta (9) + Tr + Tc \cdots (6)$

図8では、Ta (9) = 25 ns, Tr=30 ns, T c=10ns, To=65nsであり、(1) 式による 90nsより良い性能が出ていることが分かる。 しか し、遅延のネックとなっているのはアドレス31のMS Bであり、列アドレスは早く得らえるが、行アドレス側 50 行アドレスに入力し、前記加算器出力の下位桁の上位桁 ±

*アドレス信号26をデコードしてマルチプレクサ75を 制御する。

【0013】2º0語のメモリセルは、2º行×2º列 の平面上に配置されている。ここで、N=n+mとす る。20ビットのアドレスがnビットの行アドレス25 とmピットの列アドレス26に分割される。

【0014】メモリの読出しは、以下の手順で行なわれ る。アドレス31が与えられると、行デコーダ71で行 アドレス25をデコードし、ワードラインのひとつ(7 2) が「1」になる。すると、その行の2 幅のメモリ セルが選択され、それぞれのピットラインにメモリセル の値(一方にはメモリセルの値、もう一方にはその反転 値)を出力する。その間に、列デコーダ78で列アドレ ス26をデコードし、セレクタ75を制御してピットラ イン74を選択しておく。すると、選択したピットライ ン (74) 上の値がセンスアンプ?7に伝えられ、メモ リセル (73) の値が出力データ29として出力され

【0015】メモリの読出しアクセス時間は、行アドレ スからのアクセス時間Tェ(R)と、列アドレスからの アクセス時間Tr(C)の2通り規定できる。

... (4)

が遅いためメモリの読出しが遅れている。ハードウェア が有効に使われていないことが分かる。

[0018]

【発明が解決しようとする課題】上述した従来例のアド レス演算器付きキャッシュメモリ装置では、読出し時間 30 が長いという欠点がある。これは、メモリの読出し時間 は、行アドレスからのアクセス時間Tr(R)よりも、 列アドレスからのアクセス時間Tr(C)の方が短いこ とを有効に活用できていないためである。この有効活用 のためには、行アドレスをなるべく早くメモリに伝える ように加算器の構成を変える必要がある。

【0019】本発明の目的は、メモリの行アドレスを列 アドレスより下位桁にすることによって、アドレス加算 器の出力が確定した部分からメモリのアクセスを開始さ せ、読出し時間を短くしたキャッシュメモリ装置を提供 40 することにある。

[0020]

【課題を解決するための手段】本発明のアドレス加算器 付きキャッシュメモリ装置の构成は、アドレス計算に2 つの入力 2 進数を加算する加算器と、この加算器の下位 桁出力をアドレスとしてデータを格納するデータ用メモ りと、このデータ用メモリがどのアドレスのものかを記 憶するタグ用メモリと、前記加算器の上位桁出力と前記 タグ用メモリの出力を比較する比較器とを備え、前記加 算器の出力の下位桁の下位桁部分を前記タグ用メモリの

部分を前記タグ用メモリの列アドレスに入力することを 特徴とする。

[0021]

【実施例】図1は本発明の一実施例のアドレス加算器付 きキャッシュメモリのプロック図である。この実施例で は、アドレスS=A+Bに位置するメモリをアクセスで きる。キャッシュメモリは、最も高速でかつ回路が単純 なダイレクト・マップ方式を用いている。本実施例が図 5の実施例と相違している点は、タグ用RAM13のア および4ビットの列アドレス信号26に分けられている ことである。

【0022】加算器11は、図6で示したものと同じ構 成であり、遅延時間Taには(2)式が成立つ。メモリ 12は図7で示したものと同じ構成であり、遅延時間T rには(3), (4)式が成立つ。本実施例が従来例 (図2) と異なるのは、メモリ13へのアドレスが、加 算器出力22の下位桁側を行アドレスしたことである。

【0023】入力A(20)と入力B(21)の値が与 れ、(2)式より時間Ta(5)後に行アドレスが、時 間Ta(9)後に列アドレスが確定する。行アドレスが 確定してからアクセス時間Tr(R)後の時刻と、列ア ドレスが確定してからアクセス時間Tr (C)後の時刻 の、遅い方の時刻にメモリ出力が確定する。また、メモ リ出力115と加算器出力113のうち遅い方からTc mp後にコンパレータ出力が確定する。

【0024】全体遅延時間は、

To=max (Ta (5) + Tr (R), Ta (9) +Tr (C), Ta (19) +Tc ... (7) この式に(2), (3), (4), (5)式を代入する と次のようになる。

To=max (15+30, 25+17. 5, 50) +10 = 60 n s

図1の各部の遅延時間を図2に示す。(7)式の各変数 の値は(5)式(図8で使用したもの)と同じである。 図2では各部分の遅延時間は図8と同じであるが、図8*

To=max (10+30, 25+17. 5, 40) +10=50nsであり、図2の場合より10ns速くなっている。これ は行アドレスの生成とコンパレータへの入力を更に速く 40 したためである。列アドレスの生成は高速化していない が、これによる性能向上はこの例ではないためである。 、【0031】本実施例のアドレス加算器は、桁上げ選択 加算器(Carry SelectAdder)を使用 したが、桁上げ先見機構を用いた加算器(Carry Look-Ahead Adder) でもよく、また、 本実施例ではメモリとしてスタティック・メモリ(SR AM)を用いたが、ダイナミック・メモリ(DRAM) であっても、読出し専用メモリ(ROM)であってもか まわない。

*より5ns速くなっている。これは行アドレスに速い信 号を割当てたためである。

【0025】図3は本発明の第2の実施例として他の加 算器を用いた場合の加算器のプロック図である。

【0026】図において、加算器11は、ピット3~5 とピット17~19において桁上げ選択加算器41,4. 2,44,45に、それ以外のビットはリップル桁上げ 加算器40,43になっている。

【0027】リップル桁上げ加算器41~45は、入力 ドレス入力信号 31 が、4 ピットの行アドレス信号 25 10 A, B, Cinの1の数をかぞえて 2 桁の 2 進数(Co ut, S) を出力する全加算器が3個(43は11個) で構成される。

【0028】リップル桁上げ加算器40の桁上げ出力信 号(Cout)49によって3ビットのセレクタ46が リップル桁上げ加算器41,42の和出力信号(S)を 切換え、ゲート48はリップル桁上げ加算器40~42 の桁上げ出力信号(Cout)からリップル桁上げ加算 📑 器43への桁上げ入力信号(Cin)を生成し、リップ ル桁上げ加算器43の桁上げ出力信号(Cout)50 えられると加算器 $1\ 1\$ で加算(S=A+B)が行なわ 20 によって $3\$ ビットのセレクタ $4\ 7$ がリップル桁上げ加算 器44, 45の和出力信号 (S) を切換える。

【0029】リップル桁上げ加算器41,42とセレク タ46および、リップル桁上げ加算器44,45とセレ クタ47とは、3ビットの桁上げ選択加算器41,44 は桁上げ信号49,50が1の場合の3ピットの加算 を、全加算器42,45は桁上げ信号49,50が0の 場合の3ピットの加算を行なっており、桁上げ信号4 9,50が確定した時点でセレクタ46,47で加算器 41または42 (44または45) の和出力を選択す 30 る。同時に、ゲート48によって全加算器43への桁上 げ入力信号が確定できる。

【0030】図3の加算器を使用した場合の図1の各部 の遅延時間を図4に示す。(7)式の各変数の値は (5) 式(図8で使用したもの)と同じである。また、 セレクタ46とゲート48の遅延時間は共に2.5ns とする。図4では、

[0032]

【発明の効果】以上説明したように、本発明によるアド レス加算器付きメモリは、次の2つの効果を有する。 【0033】(1)演算時間が短い。

従来例の65nsに対し、実施例1(図6)では60n s、実施例2では50nsと早くなった。メモリの行ア ドレスによるアクセス時間が列アドレスによるアクセス 時間より短いことを利用し、加算器の演算時間の分布を これに合せることによって、遅延時間に無駄の無いメモ リが得られる。

【0034】(2)ハードウェア量はほとんど増加しな 50 Vs.

7

実施例 1 ではハードウェア虽は従来例と同じであり、実施例 2 では従来例より全加算器 6 個, 3 ピットのセレクタが 2 個,ゲート 1 個だけ増加しただけで済んでいる。

【図面の簡単な説明】

【図1】本発明の一実施例のハードウェア構成を示すプロック図。

【図2】図1の実施例の効果を示す遅延時間の模式図。

【図3】本発明の第2の実施例で使用した加算器のプロック図。

【図4】第2の実施例の効果を示す遅延時間の模式図。

【図5】従来例のキャッシュメモリ装置のハードウェア 構成を示すプロック図。

【図6】図5で使用した加算器の構造を示すプロック図。

【図7】従来例で使用したメモリの構造を示すプロック 図。

【図8】 従来例の演算時間を示す遅延時間の模式図。 【符号の説明】

11 桁上げ伝播加算器

12 データ用メモリ

13 タグ用メモリ

14 コンパレータ

20,21 入力信号

22 出力信号S

23,28 入力データ信号

24,29 出力データ信号

25, 26, 31 アドレス信号

8

30 ビット出力信号

40~45 リップル桁上げ加算器

46,47 セレクタ

10 48 ゲート

49,50 桁上げ信号

51~70 全加算器

71 行デコーダ

72 ワードライン信号

73 メモリセル

74 ピットライン


75 マルチプレクサ

76 パッファ


77 センスアンプ

20 78 列デコーダ


【図1】




[図2]




[図4]




[図3]




【図5】



[図8]







THIS PAGE BLANK (USPTO)